DED! AVAILABLE COPY 1/5/1 DIALOG(R) File 347: JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

10/507117

Image available 07256399 DELAY CIRCUIT AND DELAY METHOD

DT09 Rec'd PCT/PTO .1 0 SEP 2004

PUB. NO.:

2002-124858 A]

PUBLISHED:

April 26, 2002 (20020426)

INVENTOR(s): TAKAHASHI HIROYUKI

APPLICANT(s): NEC CORP

APPL. NO.:

2001-097083 [JP 200197083]

FILED:

March 29, 2001 (20010329)

PRIORITY:

2000-243317 [JP 2000243317], JP (Japan), August 10, 2000

(20000810)

INTL CLASS:

H03K-005/14; H03H-011/26

ABSTRACT

PROBLEM TO BE SOLVED: To provide a delay circuit in which the delay time does not increase excessively even if the power supply voltage drops and increase of the delay time can be suppressed.

SOLUTION: The circuit for delaying a logical signal SIN having low and high logical levels has such delay characteristics as the delay time is different when the logical level of the logical signal SIN is low and high and a logical level having a shorter delay time is selected as an object to be delayed. More specifically, n-type MOS transistors N11 and $\tilde{\text{N}}12$ and p-type MOS transistors P11 and P12 making transition from off to on in the transition region of a signal appearing at each node are provided as the MOS capacitors for each node of a delay path. Since dependency of the delay time on the power supply voltage is suppressed, excess increase of the delay time is eliminated even if the power supply voltage drops.

COPYRIGHT: (C) 2002, JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-124858 (P2002-124858A)

(43)公開日 平成14年4月26日(2002.4.26)

(51) Int.Cl.7

識別配号

FI

テーマコート*(参考)

H03K 5/14 HO3H 11/26 H03K 5/14

5 J O O 1

H03H 11/26

5 J O 9 8

審査請求 未請求 請求項の数11 OL (全 16 頁)

(21)出願番号

特顧2001-97083(P2001-97083)

(22)出顧日

平成13年3月29日(2001.3.29)

(31) 優先権主張番号 特顧2000-243317 (P2000-243317)

(32)優先日

平成12年8月10日(2000.8.10)

(33)優先權主張国

日本(JP)

(71) 出頭人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

高橋 弘行 (72)発明者

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100108578

(外3名) 弁理士 高橋 留男

Fターム(参考) 5J001 AA04 AA11 BB08 BB10 BB11

BB12 CC03 DD03

51098 AA03 AA15 AB22 AB36 AC14

AC18 FA09


遅延回路および方法 (54) 【発明の名称】

(57)【要約】


電源電圧が低下しても遅延時間が過剰に増加 【課題】 せず、遅延時間の増加を抑制することが可能な遅延回路 を提供すること。

【解決手段】 ロウレベル及びハイレベルの論理レベル を有する論理信号SINを遅延させる遅延回路におい て、論理信号SINの論理レベルがロウレベルの場合と ハイレベルの場合とで遅延時間が異なる遅延特性を有っ し、ロウレベル及びハイレベルの論理レベルのうち、遅 延時間が短い方の論理レベルを遅延対象とする。すなわ ち、遅延経路の各ノードに対し、各ノードに現れる信号 の遷移領域において、オフ状態からオン状態に変化する n型MOSトランジスタN11, N12およびp型MO SトランジスタP11、P12をMOSキャパシタとし て設ける。これにより、電源電圧に対する遅延時間の依 存性が抑制され、電源電圧が低下しても、遅延時間が過 剰に増加することがなくなる。

(a)



(b)



【特許請求の範囲】

【請求項 】】 ロウレベル及びハイレベルの論理レベルを有する論理信号を遅延させる遅延回路において、

1

1または2以上のインバータからなるインバータチェーンと、

前記インバータの出力部に接続され、前記遅延対象の論理レベルを有する論理信号が入力された場合に前記インバータの出力部に現れる信号の遷移領域においてオフ状態からオン状態になるMOSキャパシタとを備えたことを特徴とする請求項1に記載された遅延回路。

【請求項2】 ロウレベル及びハイレベルの論理レベルを有する論理信号を遅延させる遅延回路において、

1または2以上のインバータからなるインバータチェーンと

前記インバータの出力部に接続され、電源電圧に対する 前記インバータの出力抵抗の変化に対応して容量値が変 化するMOSキャバシタとを備えたことを特徴とする遅 延回路。

【請求項3】 前記MOSキャパシタがオン状態にある ゲート電圧範囲とオフ状態にあるゲート電圧範囲との比 20 率は、前記インバータの出力部に現れる信号の遷移領域 において電源電圧の増減に比例することを特徴とする請 求項1または2に記載された遅延回路。

【請求項4】 前記MOSキャパシタの容量値は、前記インパータの出力部に現れる信号の遷移領域において増加する方向に変化することを特徴とする請求項1ないし3の何れかに記載された遅延回路。

【請求項5】 前記MOSキャパシタは、

前記論理信号の伝搬経路上のノードであって、前記論理信号の論理レベルがロウレベルからハイレベルに変化す 30 るノードにゲートが接続され、ソース及びドレインがグランドに固定されたn型MOSトランジスタからなることを特徴とする請求項1ないし4の何れかに記載された遅延回路。

【請求項6】 前記MOSキャパシタは、

前記論理信号の伝搬経路上のノードであって、前記論理信号の論理レベルがハイレベルからロウレベルに変化するノードにゲートが接続され、ソース及びドレインが電源電圧に固定されたp型MOSトランジスタからなることを特徴とする請求項1ないし4の何れかに記載された40遅延回路。

【請求項7】 前記MOSキャパシタは、

前記論理信号の伝搬経路上のノードであって、前記論理信号の論理レベルがハイレベルからロウレベルに変化するノードにソース及びドレインが接続され、ゲートが電源電圧に固定されたn型MOSトランジスタからなることを特徴とする請求項1ないし4何れかに記載された遅延回路。

【請求項8】 前記MOSキャパシタは、

前記論理信号の伝搬経路上のノードであって、前記論理 50

信号の論理レベルがロウレベルからハイレベルに変化するノードにソース及びドレインが接続され、ゲートがグランドに固定されたp型MOSトランジスタからなることを特徴とする請求項1ないし4の何れかに記載された遅延回路。

【請求項9】 ロウレベル及びハイレベルの論理レベルを有する論理信号を遅延させる遅延回路において、

1または2以上のインバータを従属接続してなるインバータチェーンを備え、

10 遅延対象の前記論理信号の論理レベルに応じて、前記インバータを構成するp型MOSトランジスタおよびn型MOSトランシスタの各ゲート閾値電圧を互いに逆方向にシフトさせたことを特徴とする遅延回路。

【請求項10】 ロウレベル及びハイレベルの論理レベルを有する論理信号を遅延させる遅延方法において、

- (a)初期状態において前記論理信号の伝搬経路上に接続されたMOSキャパシタをオフ状態とし、
- (b)前記論理信号に基づき前記MOSキャパシタをオフ状態からオン状態に変化させることを特徴とする遅延方法。

【請求項11】 前記MOSキャバシタの容量値は、当該MOSキャバシタが接続された前記伝搬経路上のノードに現れる信号の遷移領域において増加する方向に変化することを特徴とする請求項10に記載された遅延方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、ロウレベル及び ハイレベルの2値の論理レベルを有する論理信号を遅延 させるための遅延回路および方法に関し、特に電源電圧 に対する遅延時間の依存性を抑えるための技術に関す る。

[0002]

【従来の技術】従来、半導体装置では、各回路を動作さ せる上で必要とされる信号のタイミングを得るために遅 延回路を用いている。図16に、従来技術にかかる遅延 回路の構成例を示す。同図に示す例は、複数のインバー タJV1~JV4によりインパータチェーンを構成し、 各インバータの出力部とグランドとの間にはn型MOS トランジスタJN1~JN4を接続したものである。こ れらn型MOSトランジスタJN1~JN4のゲート は、インバータJV1~JV4の出力部にそれぞれ接続 され、これらn型MOSトランジスタJN1~JN4の ソース及びドレインはグランドに接続されている。 【〇〇〇3】との従来技術にかかる遅延回路によれば、 n型MOSトランジスタJN1~JN4がMOS容量を 形成し、各インバータに容量性の負荷が接続されるた め、各インバータの出力信号の変化が緩やかとなり、こ の遅延回路を通過する信号に遅延が生じる。

[0004]

【発明が解決しようとする課題】ところで、近年、デバ イス構造の微細化に伴う各種の耐圧の低下と低消費電力 化の観点から、半導体装置の電源電圧を低下させ、内部 回路を低電圧で動作させるのが通例となっている。しか しながら、上述の従来技術にかかる遅延回路によれば、 電源電圧が低下すると、通常の論理回路系での遅延量に 対して遅延時間が過剰に増大し、各信号のタイミング関 係が満足されなくなるという問題がある。

【0005】以下、との問題を詳細に説明する。DRA Mなどの半導体装置では、例えばデコーダ内部にアドレ ス信号線が長い距離にわたって配線されており、この配 線自体が寄生抵抗と寄生容量を有している。図17に、 この種の信号線SLと、この信号線を駆動するためのド ライバD(インバータ)とを示す。この信号線SLの先 には否定的論理積(NAND)などの論理ゲートの入力 部が接続される。同図において、ドライバDから上述の 論理ゲートに信号を送る場合、ドライバDは信号線SL に寄生する負荷を駆動する。このとき、信号線SL上の 信号のレベルは、信号線SLの寄生抵抗Rと、ドライバ D自体の出力抵抗(すなわち、駆動用トランジスタのオ 20 ン抵抗)と、信号線SLの寄生容量Cとにより定まる時 定数に従って変化する。

【0006】ととで、ドライバDを構成する駆動用トラ ンジスタのオン抵抗は、電源電圧の依存性を有し、電源 電圧が低下すると、電源電圧の2乗に比例して増加する ものの、信号線の寄生抵抗は電源電圧の依存性を有しな い。したがって、一般に、配線の寄生抵抗を負荷として 有する回路系では、信号の遅延時間は電源電圧に対して 大きな依存性を持たない傾向を示す。

の場合、各インバータの出力部に接続された配線は短い ため、実質的な配線抵抗は存在せず、MOSキャパシタ と共に時定数として寄与する抵抗成分は、各インバータ を構成するトランジスタのオン抵抗が支配的である。こ のため、従来の遅延回路によれば、図18に示すよう に、一般の論理回路系に比較して電源電圧に対する遅延 時間の依存性が大きくなり、電源電圧の低下に伴って遅 延時間が過剰となる。との結果、内部の論理回路系を経 由した信号と、遅延回路を経由した信号との間にタイミ ング上のずれが生じ、これらの信号を受けて動作する回 40 路が誤動作する場合がある。

【0008】との発明は、上記事情に鑑みてなされたも のであって、電源電圧が低下しても遅延時間が過剰に増 加せず、遅延時間の増加を抑制することが可能な遅延回 路および方法を提供することを目的とする。

[0009]

【課題を解決するための手段】上記課題を解決するた め、この発明は以下の構成を有する。すなわち、この発 明にかかる遅延回路は、ロウレベル及びハイレベルの論 理レベルを有する論理信号を遅延させる遅延回路におい 50

て、1または2以上のインバータからなるインバータチ ェーンと、前記インバータの出力部に接続され、前記遅 延対象の論理レベルを有する論理信号が入力された場合 に前記インバータの出力部に現れる信号の遷移領域にお いてオフ状態からオン状態になるMOSキャパシタとを 備えたことを特徴とする。

【0010】との発明にかかる遅延回路は、ロウレベル 及びハイレベルの論理レベルを有する論理信号を遅延さ せる遅延回路において、1または2以上のインバータか ちなるインバータチェーンと、 前記インパータの出力 部に接続され、電源電圧に対する前記インバータの出力 抵抗の変化に対応して容量値が変化するMOSキャパシ タとを備えたことを特徴とする。

【0011】前記遅延回路において、前記MOSキャバ シタがオン状態にあるゲート電圧範囲とオフ状態にある ゲート電圧範囲との比率は、前記インバータの出力部に 現れる信号の遷移領域において電源電圧の増減に比例す ることを特徴とする。前記遅延回路において、前記MO Sキャパシタの容量値は、前記インバータの出力部に現 れる信号の遷移領域において増加する方向に変化すると とを特徴とする。前記遅延回路において、前記MOSキ ャパシタは、前記論理信号の伝搬経路上のノードであっ て、前記論理信号の論理レベルがロウレベルからハイレ ベルに変化するノードにゲートが接続され、ソース及び ドレインがグランドに固定されたn型MOSトランジス タからなることを特徴とする。

【0012】前記遅延回路において、前記MOSキャバ シタは、例えば、前記論理信号の伝搬経路上のノードで あって、前記論理信号の論理レベルがハイレベルからロ 【0007】これに対し、上述の図16に示す遅延回路 30 ウレベルに変化するノードにゲートが接続され、ソース 及びドレインが電源電圧に固定されたp型MOSトラン ジスタからなることを特徴とする。前記遅延回路におい て、前記MOSキャパシタは、例えば、前記論理信号の 伝搬経路上のノードであって、前記論理信号の論理レベ ルがハイレベルからロウレベルに変化するノードにソー ス及びドレインが接続され、ゲートが電源電圧に固定さ れたn型MOSトランジスタからなることを特徴とす る。前記遅延回路において、前記MOSキャパシタは、 例えば、前記論理信号の伝搬経路上のノードであって、 前記論理信号の論理レベルがロウレベルからハイレベル に変化するノードにソース及びドレインが接続され、ゲ ートがグランドに固定されたp型MOSトランジスタか ちなることを特徴とする。

> 【0013】この発明にかかる遅延回路は、ロウレベル 及びハイレベルの論理レベルを有する論理信号を遅延さ せる遅延回路において、1または2以上のインバータを 従属接続してなるインバータチェーンを備え、遅延対象 の前記論理信号の論理レベルに応じて、前記インバータ を構成するp型MOSトランジスタおよびn型MOSト ランジスタの各ゲート閾値電圧を互いに逆方向にシフト

させたことを特徴とする。

【0014】との発明にかかる遅延方法は、ロウレベル及びハイレベルの論理レベルを有する論理信号を遅延させる遅延方法において、(a)初期状態において前記論理信号の伝搬経路上に接続されたMOSキャパシタをオフ状態とし、(b)前記論理信号に基づき前記MOSキャパシタをオフ状態からオン状態に変化させることを特徴とする。前記遅延方法において、前記MOSキャパシタの容量値は、例えば、当該MOSキャパシタが接続された前記伝搬経路上のノードに現れる信号の遷移領域に 10 おいて増加する方向に変化することを特徴とする。

5

[0015]

【発明の実施の形態】以下、図面を参照して、この発明 の実施の形態を説明する。

<実施の形態1>図1に、この発明の実施の形態1にかかる遅延回路の構成を示す。この遅延回路は、ロウレベル及びハイレベルの論理レベルを有する論理信号SINを遅延させて信号SOUTとして出力するものであって、入力する論理信号SINの論理レベルがロウレベルの場合とハイレベルの場合とで遅延時間が異なる遅延特にを有し、この論理信号SINの論理レベルとして与えられるロウレベル及びハイレベルの論理レベルのうち、遅延時間が短い方の論理レベルを遅延対象とする遅延系から構成されている。同図に示す例では、論理信号SINのハイレベルを遅延対象とし、論理信号SINがロウレベルからハイレベルに変化した場合に論理信号SINを遅延させるように機能する。

【〇〇16】以下、この遅延回路の構成を詳細に説明する。図1に示すように、この遅延回路は、インバータV11~V14からなるインバータチェーンと、p型MOSトランジスタP11、P12、およびn型MOSトランジスタN11、N12とから構成される。インバータV11~V14は、p型MOSトランジスタとn型MOSトランジスタとによりMOS構成されたものである。具体的には、これらの各インバータを構成するp型MOSトランジスタおよびn型MOSトランジスタおよびn型MOSトランジスタの各ソースは電源およびグランドにそれぞれ接続され、各ゲートは共通接続されてインバータの入力部とされる。

【0017】また、p型MOSトランジスタP11、P12は、インバータV11、V13の出力部にそれぞれ接続され、遅延対象の論理レベルを有する論理信号が入力された場合にインバータV11、V13の出力部に現れる信号の遷移領域においてオフ状態からオン状態になるMOSキャパシタとして寄与する。具体的には、p型MOSトランジスタP11のゲートはインバータV11の出力部に接続され、そのソース及びドレインは電源に接続されている。p型MOSトランジスタP11のゲートは、インバータV13の出力部に接続され、そのソース及びドレインは、電源に接続されている。

【0018】また、n型MOSトランジスタN11、N12は、インバータV12、V14の出力部にそれぞれ接続され、遅延対象の論理レベルを有する論理信号が入力された場合にインバータV12、V14の出力部に現れる信号の遷移領域においてオフ状態からオン状態になるMOSキャパシタとして寄与する。具体的には、n型MOSトランジスタN11のゲートはインバータV12の出力部に接続され、そのソース及びドレインはグランドに接続されている。n型MOSトランジスタN11のゲートは、インバータV14の出力部に接続され、そのソース及びドレインは、グランド電源に接続されている。

【0019】 このように、MOSキャパシタをなすp型 MOSトランジスタP11、P12は、論理信号SIN の伝搬経路上のノードであって論理信号SINの論理レ ベルがハイレベルからロウレベルに変化するノードにゲ ートが接続されており、同じくMOSキャパシタをなす n型MOSトランジスタN11, N12は、論理信号S INの伝搬経路上のノードであって論理信号SINの論 理レベルがロウレベルからハイレベルに変化するノード にゲートが接続されている。すなわち、この実施の形態 1では、論理信号SINとして遅延対象のハイレベルが 入力された場合に、出力信号がハイレベルからロウレベ ルに変化するインバータの出力部に対しp型MOSトラ ンジスタからなるMOSキャパシタを設け、出力信号が ロウレベルからハイレベルに変化するインバータの出力 部に対しn型MOSトランジスタからなるMOSキャパ シタを設けている。

【0020】ここで、MOSキャパシタをなすp型MO SトランジスタP11, P12およびn型MOSトラン ジスタN 1 1 . N 1 2 のゲート閾値電圧V t は、標準的 なトランジスタのゲート閾値電圧よりも高く設定されて いる。以下、この発明において、「高Vt」と記す場合 は、標準よりも髙いゲート閾値電圧Vtを意味し、「低 Vt」と記す場合は、標準のゲート閾値電圧を意味する ものとする。ただし、「高Vt」と「低Vt」の意味内 容は、これに限定されるものではなく、相対的に大小関 係にある2種類のゲート閾値電圧に対して用いられる。 【0021】なお、この実施の形態1では、論理信号S INのハイレベルを遅延対象とするが、ロウレベルを遅 延対象とする場合には、図1(b)に示す構成を採用す ればよい。すなわち、この場合の遅延回路は、上述の図 1(a)に示す構成において、p型MOSトランジスタ P11、P12に代えてn型MOSトランジスタN2 1. N22を備え、n型MOSトランジスタN11. N 12に代えてp型MOSトランジスタP21, P22を 備えて構成される。

【0022】 CCで、p型MOSトランジスタP21、P22は、インバータV11、V13の出力部にそれぞの 1000円である</l する論理信号が入力された場合にインバータV11, V 13の出力部に現れる信号の遷移領域においてオフ状態 からオン状態になるMOSキャパシタとして寄与する。 n型MOSトランジスタN21,N22は、インバータ V12、V14の出力部にそれぞれ接続され、遅延対象 の論理レベル(ハイレベル)を有する論理信号が入力さ れた場合にインバータV12, V14の出力部に現れる 信号の遷移領域においてオフ状態からオン状態になるM OSキャパシタとして寄与する。

【0023】以下、図1(a)を参照して、との実施の 形態1の動作(論理信号の遅延方法)を説明する。初期 状態において、論理信号SINの論理レベルは、ロウレ ベルにあるものとする。との場合、インバータVl1, V13の出力信号はハイレベルにあり、インパータV1 2, V14の出力信号はロウレベルにある。したがっ て、論理信号SINの伝搬経路上に接続されたMOSキ ャパシタ、すなわちp型MOSトランジスタP11,P 12およびn型MOSトランジスタN11, N12はオ フ状態とされる。なお、この発明において、MOSキャ バシタがオフ状態にあるということは、このMOSキャ パシタを構成するMOSトランジスタにはチャネルが形 成されていないことを意味し、MOSキャバシタがオン 状態にあるということは、このMOSキャパシタを構成 するMOSトランジスタにチャネルが形成されているこ とを意味するものとする。

【〇〇24】次に、あるタイミングで論理信号SINが ロウレベルからハイレベルに変化すると、これを受け て、インバータV11~V14の出力信号が順次変化す る。このとき、初期状態においてオフ状態にあったp型 MOSトランジスタ、n型MOSトランジスタN11、 p型MOSトランジスタP12、n型MOSトランジス タN12が、オフ状態からオン状態に変化する。即ち、 論理信号SINに基づき、MOSキャパシタをなすp型 MOSトランジスタP11, P12およびn型MOSト ランジスタN11、N12がオフ状態からオン状態に順 次変化する。

【0025】MOSキャパシタをなすp型MOSトラン ジスタP11、P12およびn型MOSトランジスタN 11, N12は、オフ状態ではチャネルが形成されてい ないのでMOSキャパシタの容量値が小さく、オン状態 40 ではチャネルが形成されているのでMOSキャパシタの 容量値が大きくなる。したがって、MOSキャパシタを 構成するこれらp型MOSトランジスタP11,P12 およびn型MOSトランジスタN11, N12の容量値 は、インバータV11~V14の各出力部に現れる信号 の遷移領域において増加する方向に変化する。

【0026】ととで、p型MOSトランジスタP11. P12およびn型MOSトランジスタN11, N12が 初期状態においてオフ状態にあるため、これらMOSキ ャパシタが初期状態でオン状態にある場合に比較して、

論理信号SINに対して与えられる遅延時間が相対的に 短くなる。すなわち、この遅延回路は、論理信号SIN に対して与えられる遅延時間が短くなるように、ハイレ ベルとロウレベルとで遅延時間が異なる遅延特性を有し ている。ただし、遅延時間の短縮量は、遅延対象のハイ レベルの論理信号SINに対して必要な遅延時間が与え られることを限度とする。このような遅延特性により、 遅延対象の論理レベルに与えられる遅延時間を有効に抑 え、電源電圧に対する遅延時間の依存性を抑制する。

8

【0027】この実施の形態1では、遅延対象の論理信 号の遷移領域において、MOSキャパシタをオフ状態か らオン状態に変化させ、このMOSキャパシタの容量値 を増加する方向に変化させているが、見方を変えれば、 MOSキャパシタをなすp型MOSトランジスタPl 1. P12およびn型MOSトランジスタN11. N1 2は、電源電圧に対するインバータV11~V14の出 力抵抗の変化に対応してその容量値が変化するように振 る舞うものと言える。例えば、電源電圧が低下して、ト ランジスタの駆動電流が減少し、見かけ上のオン抵抗が 増加すると、MOSキャパシタの容量値が相対的に減少 し、遅延量の増加を抑制する。

【0028】さらに、見方を変えれば、遅延回路をなす 各インバータの出力部に現れる信号の遷移領域におい て、MOSキャパシタがオン状態にあるゲート電圧範囲 とオフ状態にあるゲート電圧範囲との比率が、電源電圧 の増減に比例するものであると言える。例えば図 1

(a) に示すn型MOSトランジスタN11を例として 具体的に説明すると、n型MOSトランジスタN11が オン状態にあるゲート電圧範囲とは、このn型MOSト ランジスタN11のゲート閾値電圧Vtから電源電圧ま でのゲート電圧の範囲を指し、n型MOSトランジスタ N11がオフ状態にあるゲート電圧範囲とは、グランド からこのn型MOSトランジスタN11のゲート閾値電 圧Vtまでのゲート電圧の範囲を指す。

【0029】ここで、電源電圧に対してゲート閾値電圧 Vtは一定であるから、n型MOSトランジスタN11 がオフ状態にあるゲート電圧範囲は、電源電圧の変化に 対して一定である。とれに対し、n型MOSトランジス タN11がオン状態にあるゲート電圧範囲は、電源電圧 が変化した分だけ変化する。結局、MOSキャパシタが オン状態にあるゲート電圧範囲とオフ状態にあるゲート 電圧範囲との比率が、電源電圧の増減に比例することと なる。

【0030】以上説明したように、この実施の形態1に よれば、初期状態でMOSキャパシタをオフ状態とし、 遅延対象の論理信号に基づきオン状態に変化させるよう にしたので、必要な遅延時間が得られると共に、との遅 延時間の電源電圧依存性を抑制することが可能となる。 したがって、電源電圧が低下しても、遅延時間が過剰に 増加することがなくなり、遅延回路の遅延特性(すなわ

10 似士 上述(

ち電源電圧に対する依存性)と、配線負荷を駆動する論理回路系の遅延特性とを整合させることが可能となる。よって、電源圧電圧の変化に対し、遅延回路と他の論理回路系とをそれぞれ経由した信号間のタイミングを安定的に維持することが可能となり、これらの信号を受けて動作する回路の誤動作を防止することが可能となる。

【0031】<実施の形態2>以下、との発明の実施の形態2を説明する。図2に、との実施の形態2にかかる遅延回路の構成例を示す。上述の実施の形態1では、論理信号SINに基づき出力信号がハイレベルからロウレベルに変化するインバータの出力部にp型MOSトランジスタからなるMOSキャパシタを設け、出力信号がロウレベルからハイレベルに変化するインバータの出力部にn型MOSトランジスタからなるMOSキャパシタを設けたが、との実施の形態2では、論理信号SINに基づき出力信号がハイレベルからロウレベルに変化するインバータの出力部、または出力信号がロウレベルからハイレベルに変化するインバータの出力部の何れかのみにMOSキャパシタを設ける。

【0032】図2に、この実施の形態2にかかる遅延回 20 路の構成例を示す。図2(a)に示す例は、上述の図1 (a)に示す実施の形態1にかかる構成において、MO Sキャパシタとしてのn型MOSトランジスタN11, N12を省き、高Vtのp型MOSトランジスタP1 1, P12のみを用いたものである。この構成によれば、インバータV11, V13の出力信号がハイレベルからロウレベルに変化する場合にp型MOSトランジスタP11, P12がオフ状態からオン状態に変化し、これらインバータの出力信号の選移領域においてMOSキャパシタの容量値が増加する方向に変化する。したがっない、MOSキャパシタとしてp型MOSトランジスタのみを用いて電源電圧依存性の少ない遅延回路を実現することができ、しかも図1(a)に示す構成と比較して回路構成を簡略化することができる。

【〇〇33】図2(b)に示す例は、上述の図1(b)に示す構成において、MOSキャパシタとしてのp型MOSトランジスタP21,P22を省き、高Vtのn型MOSトランジスタN21,N22のみを用いたものである。この構成によれば、インバータV11,V13の出力信号が、ロウレベルからハイレベルに変化する場合にn型MOSトランジスタN21,N22がオフ状態からオン状態に変化し、これらインバータの出力信号の遷移領域においてMOSキャパシタの容量値が増加する方向に変化する。したがって、MOSキャパシタとしてn型MOSトランジスタのみを用いて電源電圧依存性の少ない遅延回路を実現することができ、しかも図1(b)に示す構成と比較して回路構成を簡略化することができ、

【0034】<実施の形態3>以下、実施の形態3を説明する。図3に、との実施の形態3にかかる遅延回路の

構成例を示す。同図に示す例は、上述の図1(a)に示す実施の形態1にかかる構成において、MOSキャパシタとして、p型MOSトランジスタP11、P12に代えて高Vtのn型MOSトランジスタN31、N32を備え、n型MOSトランジスタN11、N12に代えて高Vtのp型MOSトランジスタP31、P32を備える。

【0035】 ここで、n型MOSトランジスタN31の ドレイン及びソースはインバータV11の出力部に共通 接続され、n型MOSトランジスタN32のドレイン及 びソースはインバータV13の出力部に接続され、これ らn型MOSトランジスタN31、N32のゲートは共 に電源電圧VDDに固定される。また、p型MOSトラ ンジスタP31のドレイン及びソースはインバータV1 2の出力部に接続され、p型MOSトランジスタP32 のドレイン及びソースはインバータV14の出力部に接 続され、これらp型MOSトランジスタP31, P32 のゲートは共に電源電圧VDDに固定される。すなわ ち、MOSキャパシタをなすn型MOSトランジスタの ソース及びドレインは、論理信号SINの伝搬経路上の ノードであって、この論理信号SINの論理レベルがハ イレベルからロウレベルに変化するノードに接続され、 ゲートが電源電圧に固定されている。また、同じくMO Sキャバシタをなすp型MOSトランジスタのソース及 びドレインは、論理信号SINの伝搬経路上のノードで あって、との論理信号SINの論理レベルがロウレベル からハイレベルに変化するノードに接続され、ゲートが グランドに固定されている。

[0036] この構成によれば、インバータV11, V13の出力信号がハイレベルからロウレベルに変化する場合、n型MOSトランシスタN31, N32がオフ状態からオン状態に変化し、これらインバータの出力信号の遷移領域においてMOSキャパシタの容量値が増加する方向に変化する。また、インバータV12, V14の出力信号がロウレベルからハイレベルに変化する場合、p型MOSトランジスタP31, P32がオフ状態からオン状態に変化し、これらインバータの出力信号の遷移領域においてMOSキャパシタの容量値が増加する方向に変化する。したがって、上述の図1(a)に示す実施の形態1にかかる遅延回路と同様に、電源電圧依存性の少ない遅延回路を実現するととができる。

[0037]なお、上述の図1(a)に示す構成と図3に示す構成との対応関係にならって、上述の図1(b)に示す実施の形態1の構成において、p型MOSトランジスタP21、P22及びn型MOSトランジスタN21、N22に代えて、図3に示すn型MOSトランジスタN31、N32及びp型MOSトランジスタP31、P32を設けてもよい。また、特に説明しないが、図2に示す実施の形態2にかかる構成において、各MOSキャパシタとして、ソース及びドレインが各インバータの

出力部に接続され、ゲートが電源電圧またはグランドに 固定されたMOSトランジスタを設けてもよい。

11

【0038】〈実施の形態4〉以下、との発明の実施の 形態4を説明する。図4に、この実施の形態4にかかる 遅延回路の構成例を示す。この遅延回路は、前述の図2 (b) に示す遅延回路を応用したもので、遅延経路上に 否定的論理和ゲートV43、V45を設けることによ り、論理信号がハイレベルに復帰した場合に、遅延回路 の内部状態を速やかに元の状態に復帰させるように構成 されたものである。

【0039】同図において、インバータV41,V42 および高Vtのn型MOSトランジスタN41は、図2 (b) に示す構成と同様の思想に基づく遅延経路を形成 し、論理信号SINを遅延させて否定的論理和ゲートV 43の一方の入力部に与える。 との否定的論理和ゲート V43の他方の入力部には、論理信号SINが直接的に 与えられる。否定的論理和ゲートV43と高Vtのn型 MOSトランジスタN42とインバータV44も図2

(b) に示す構成と同様の思想に基づく遅延経路を形成 し、インバータV42の出力信号を遅延させて否定的論 20 理和ゲートV45の一方の入力部に与える。との否定的 論理和ゲートV45の他方の入力部には、上述の論理信 号SINが直接的に与えられる。否定的論理和ゲートV 45の出力信号は、インバータV46に与えられ、信号 SOUTとして出力される。

【0040】との実施の形態4では、初期状態で論理信 号SINがハイレベルにあり、この状態から論理信号が ロウレベルに変化すると、この論理信号SINが、イン バータV41、n型MOSトランジスタN41, インバ ータV42からなる遅延系と、否定的論理和ゲートV4 3、n型MOSトランジスタN42、インパータV44 からなる遅延系を経て否定的論理和ゲートV45に与え られ、この否定的論理和ゲートV45およびインバータ V46を経て信号SOUTとして出力される。したがっ て、論理信号SINは遅延されて信号SOUTとして出 力される。これに対し、論理信号SINがロウレベルか **らハイレベルに変化した場合、否定的論理和ゲートV4** 3、V44の出力信号が強制的にロウレベルとされ、と の遅延回路の内部状態が初期状態に速やかに戻される。 したがって、この実施の形態4によれば、電源電圧の依 存性を抑えながら遅延対象の論理信号SINのロウレベ ルを有効に遅延させ、しかも次に入力される論理信号S INのロウレベルに速やかに対処することが可能とな る。

【0041】<実施の形態5>との発明の実施の形態5 を説明する。図5に、この実施の形態5にかかる遅延回 路の構成例を示す。上述の実施の形態1ないし4は、ロ ウレベルまたはハイレベルの何れかを遅延対象とするも のであるが、この実施の形態5にかかる遅延回路は、ロ ウレベル及びハイレベルの双方を遅延対象とするもので 50 52がそれぞれオン状態およびオフ状態に制御される。

ある。図5に示す遅延回路は、論理信号SINを入力す るインバータV51と、ロウレベルを遅延させる遅延系 D51、D52と、ハイレベルを遅延させる遅延系D5 3. D54と、p型MOSトランジスタP51, P52 およびn型MOSトランジスタN51,N52とから構 成される。ただし、遅延系D51,D52は、前述の図 1 (b) に示す構成と同様の構成を有し、遅延系D5 3, D54は、前述の図1(a)に示す構成と同様の構 成を有する。

12

【0042】さらに具体的に構成を説明する。 インバー タV51の出力部には遅延系D51の入力部が接続さ れ、この遅延系D51の出力部には遅延系D52の入力 部が接続される。また、インバータV51の出力部には 遅延系D53の入力部が接続され、この遅延系D53の 出力部には遅延系D54の入力部が接続される。 p型M OSトランジスタP51のソースは電源に接続され、そ のゲートには遅延系D52の出力部が接続される。p型 MOSトランジスタP52のソースは、上述のp型MO SトランジスタP51のドレインに接続され、そのゲー トには遅延系D53の出力部が接続される。n型MOS トランジスタN51のソースはグランドに接続され、そ のゲートには遅延系D54の出力部が接続される。n型 MOSトランジスタN52のソースは上述のn型MOS トランジスタN51のドレインに接続され、そのゲート には遅延系D51の出力部が接続される。p型MOSト ランジスタP52のドレインとn型MOSトランジスタ N52のドレインとの接続点は、この遅延回路の出力部 とされる。

【0043】次に、この実施の形態5の動作を説明す る。論理信号SINがロウレベルからハイレベルに変化 した場合、インバータV51の出力信号がハイレベルか **らロウレベルに変化する。このインバータV51の出力** 信号は、遅延系D51により遅延されてn型MOSトラ ンジスタN52のゲートに与えられ、このn型MOSト ランジスタN52をオフ状態とし、さらに遅延系D52 により遅延されてp型MOSトランシスタP51のゲー トに与えられ、このp型MOSトランジスタP51をオ ン状態とする。一方、インバータV51の出力信号は、 遅延系D53により遅延されてp型MOSトランジスタ P52のゲートに与えられ、このp型MOSトランジス タP52をオン状態とし、さらに遅延系D54により遅 延されてn型MOSトランジスタN51のゲートに与え られ、このn型MOSトランジスタN51をオフ状態と する。

【0044】ここで、p型MOSトランジスタP51. P52およびn型MOSトランジスタN51.N52の 各動作状態に着目すると、p型MOSトランジスタP5 1がオン状態に制御される過程において、先ずp型MO SトランジスタP52およびn型MOSトランジスタN したがって、信号SOUTは、遅延系D51、D52を経てp型MOSトランジスタP51に与えられる信号に基づきハイレベルになる。すなわち、インバータV51から出力されるロウレベルが、遅延系D51、D52により遅延され、この遅延系D51、D52により遅延された信号に基づき信号SOUTがハイレベルとなる。

13

【0045】上述の場合と同様に、論理信号SINがハイレベルからロウレベルに変化した場合には、インバータV51から出力されるハイレベルが、遅延系D53、D54により遅延され、この遅延系D53、D54により遅延された信号に基づき信号SOUTがロウレベルとなる。この実施の形態5によれば、ロウレベルを遅延対象とする遅延経路と、ハイレベルを遅延対象とする遅延経路を備えたので、論理信号SINがロウレベルからハイレベルに変化した場合と、論理信号SINがハイレベルからロウレベルに変化した場合の両方の信号変化に対処することが可能となる。

【0046】<実施の形態6>以下、この発明の実施の 形態6を説明する。上述の実施の形態1ないし5は、論 理信号の論理レベルを単に遅延させるためのものである 20 が、この実施の形態6は、ワンショットパルスを発生す るパルス発生回路として構成される。図6に、この実施 の形態6にかかる遅延回路が適用されたパルス発生回路 の構成を示す。同図に示すパルス発生回路は、遅延系D 61と論理積ゲートV61と遅延系D62と否定的論理 積ゲートV62と、論理積ゲートV63から構成され る。ただし、遅延系D61, D62は、前述の図1 (a)に示す構成と同様の構成を有する。

【0047】さらに具体的に構成を説明する。遅延系D61の入力部には、論理信号SINが与えられる。論理積ゲートV61の一方の入力部には遅延系D61の出力部が接続され、との他方の入力部には論理積ゲートV62の一方の入力部には遅延系D62の出力部が接続され、その他方の入力部には違延系D62の出力部が接続され、その他方の入力部には論理積ゲートV63の一方の入力部には否定的論理積ゲートV62の出力部が接続され、その他方の入力部には論理行りと63の一方の入力部には否定的論理積ゲートV62の出力部が接続され、その他方の入力部には論理信号SINが直接与えられる。

【0048】次に、この実施の形態6の動作を説明す 40 る。初期状態において、論理信号SINがロウレベルに あるものとする。この初期状態では、否定的論理積ゲートV62から論理積ゲートV63に与えられる信号はロウレベルとなっており、信号SOUTはロウレベルとなっている。この状態から論理信号SINがロウレベルか らハイレベルに変化すると、論理積ゲートV63は、これを受けて信号SOUTをハイレベルとする。また、論理信号SINのハイレベルは、遅延系D61により遅延されて論理積ゲートV61の一方の入力部に与えられる。このとき、論理積ゲートV61の他方の入力部に直 50

接与えられている論理信号SINは既にハイレベルにな っているので、論理積ゲートV61の出力信号は、遅延 系D61を経た信号に基づいてハイレベルに変化する。 【0049】この論理積ゲートV61の出力信号は、遅 延系D62により遅延されて否定的論理積ゲートV62 の一方の入力部に与えられる。このとき、論理積ゲート V61から否定的論理積ゲートV62の他方の入力部に 与えられる信号は既にハイレベルになっているので、否 定的論理積ゲートV62の出力信号は、遅延系D62を 経た信号に基づいてロウレベルに変化する。論理積ゲー トV63は、この否定的論理積ゲートV62の出力信号 を受けて信号SOUTをロウレベルとする。結局、論理 信号SINがロウレベルからハイレベルに変化すると、 遅延系D61、D62での遅延時間に相当するパルス幅 を有するワンショットパルスが信号SOUTとして出力 される。この実施の形態6によれば、論理信号SINが ロウレベルからハイレベルに変化した場合、電源電圧に 対する依存性が抑制されたパルス幅を有するワンショッ トバルスを発生することができる。したがって、電源電 圧が低下しても、概ねパルス幅を一定に保つことができ

【0050】<実施の形態7>以下、この発明の実施の形態7を説明する。上述の実施の形態1ないし6では、MOSキャパシタを構成するMOSトランジスタの基板のバイアス方法について特に明記していないが、通常のバイアス方法に従えば、MOSキャパシタとして機能するn型MOSトランジスタの基板(またはウェル)はグランド電位にバイアスされ、p型MOSトランジスタの基板(またはウェル)は電源電圧にバイアスされる。これに対し、この実施の形態7では、MOSキャパシタを構成するMOSトランジスタの基板バイアス量を高くして基板効果を利用することにより、見かけ上のゲート関値電圧を高くする。

【0051】図7に、この実施の形態7にかかる遅延回 路の特徴部を示す。同図において、インバータV71, V72は、例えば前述の図 1 (a) に示すインバータV 11, V12に対応し、MOSキャパシタをなすp型M OSトランジスタP72およびn型MOSトランジスタ N73は、図1(a)に示すp型MOSトランジスタP 11およびn型MOSトランジスタN11に対応する。 ただし、との実施の形態にかかるp型MOSトランジス タP72の基板(またはウェル)は、電源電圧VDDよ りもさらに αだけ高い電位「VDD+α」にパイアスさ れ、n型MOSトランジスタN73の基板(またはウェ ル)は、グランド電位VGNDよりもさらにBだけ低い 電位「 $VGND-\beta$ 」にバイアスされている。「 α 」お よび「β」なる定数は、基板バイアス重を表し、必要と するMOSキャパシタのゲート閾値電圧に応じて設定さ れる。

【0052】また、インバータV71、V72を構成す

· るp型MOSトランジスタの基板は電圧VDにバイアス され、n型MOSトランジスタの基板は電圧VGにバイ アスされている。ととで、電圧VDは、との遅延回路が 搭載された半導体装置がアクティブ時に電源電圧VDD となり、スタンパイ時に「VDD+α」となる。また、 電圧VGは、アクティブ時にグランド電圧VGNDとな り、スタンバイ時に「VGND-β」となる。この実施 の形態7によれば、MOSキャパシタの基板パイアス量 を制御することにより、MOSキャパシタを構成するM OSトランジスタのゲート閾値電圧を任意に設定すると とができる。したがって、デバイス自体の特性として2 種類のゲート閾値電圧を準備する必要がなくなる。

【0053】<実施の形態8>以下、との発明の実施の 形態8を説明する。上述の実施の形態1ないし7では、 ロウレベルおよびハイレベルの各遅延時間が異なるよう にMOSキャパシタを用いて遅延回路を構成したが、と の実施の形態8では、遅延回路内のインバータを構成す るp型MOSトランジスタとn型MOSトランジスタの 各ゲート閾値電圧を高Vtまたは低Vtの何れかに選択 的に設定することにより、ロウレベルおよびハイレベル 20 の各遅延時間を異ならせる。

【0054】図8(a)に、この実施の形態8にかかる 遅延回路の構成上の特徴部を示す。同図に示すように、 この遅延回路は、論理信号SINのハイレベルを遅延対 象とするものであって、インバータV81およびインバ ータV82を従属接続したインバータチェーンを備えて 構成される。ととで、遅延対象の論理信号の論理レベル に応じて、各インバータを構成するp型MOSトランジ スタおよびn型MOSトランジスタの各ゲート閾値電圧 は、標準的な各ゲート閾値電圧に対して互いに逆方向に シフトされている。具体的には、インバータV81を構 成するp型MOSトランジスタP81のゲート閾値電圧 は高Vtに設定され、n型MOSトランジスタN81の ゲート閾値電圧は低Vtに設定されている。また、その 後段に接続されたインバータV82を構成するp型MO SトランジスタP82のゲート閾値電圧は低Vt に設定 され、n型MOSトランジスタN82のゲート閾値電圧 は高Vtに設定されている。とれにより、前段のインパ ータV81の入力閾値は低く設定され、後段のインバー タV82の入力閾値は高く設定される。なお、この例で は、ハイレベルの論理信号を遅延対象としているが、ロ ウレベルを遅延対象とする場合には、前段のインバータ V81を構成するp型MOSトランジスタP81のゲー ト閾値電圧を低Vtとし、n型MOSトランジスタN 8 1のゲート閾値電圧を高Vtとし、また、その後段に接 続されたインバータV82を構成するp型MOSトラン ジスタP82のゲート閾値電圧を高Vtとし、n型MO SトランジスタN82のゲート閾値電圧を低V t とすれ ばよい。

示すように、通常のインバータの入力閾値(との例では 0.5V)を基準として、インバータV81の入力閾値 は、電源電圧の低下に伴って低下する傾向を示し、逆に インバータV82の入力閾値は、電源電圧の低下に伴っ て上昇する傾向を示す。これにより、電源電圧の低い領 域で、遅延回路としての入力関値は低下し、論理信号S INのハイレベルの遅延時間が、ロウレベルの遅延時間 に対して相対的に短くなる。この結果、必要な遅延時間 が得られる限度において、論理信号のハイレベルの遅延 時間を短縮することができ、この遅延時間の電源電圧に 対する依存性を有効に抑制することができる。

16

【0056】図9に、この実施の形態8にかかる遅延回 路の変形例を示す。同図に示す例は、半導体装置をアク ティブ状態またはスタンバイ状態に制御するためのチッ プセレクト信号により、スタンパイ時に低VtのMOS トランジスタをリークする電流をカットするように構成 されたものである。すなわち、同図において、インバー タV91を構成する低Vtのn型MOSトランジスタの ソースと、インバータV93を構成する低Vtのn型M OSトランジスタのソースは、高Vtのn型MOSトラ ンジスタN91を介してグランドに接続される。また、 インバータV92を構成する低Vtのp型MOSトラン ジスタのソースと、インバータV94を構成する低Vt のp型MOSトランジスタのソースは、高Vtのp型M OSトランジスタP91を介して電源に接続される。 【0057】この変形例によれば、スタンバイ時に論理 信号SINがロウレベルに固定されると、n型MOSト ランジスタN91およびp型MOSトランジスタP91 が、チップセレクト信号CS、/CSに基づきオフ状態 に制御される。ととで、インバータV91, V93を構 成する低Vtの各n型MOSトランジスタはオフ状態と なるが、これらは低Vtのトランジスタであるため、リ ーク電流が発生しやすい。しかしながら、これらの低∨ tのn型MOSトランジスタでリーク電流が発生したと しても、髙Vtのn型MOSトランジスタN91がオフ 状態にあるため、リーク電流の発生が抑えられる。同様 に、スタンバイ時に、インバータV92,V94を構成 する低Vtのp型MOSトランジスタでリーク電流が発 生しても、高Vtのp型MOSトランジスタP91でリ ーク電流が抑えられる。したがって、この第1の変形例 によれば、電源電圧の依存性が抑制され、しかもスタン バイ時の消費電流を有効に抑制することが可能となる。 【0058】との変形例は、各インバータの入力閾値に より遅延時間の電源依存性を抑制するものとしたが、前 述の例えば実施の形態1のように、MOSキャパシタに より電源電圧の依存性を抑制するものとしてもよい。図 10に、上述の図9に示す変形例において、MOSキャ パシタを採用した場合の構成例を示す。との構成例は、 上述の変形例の構成において、MOSキャパシタをなす 【0055】この実施の形態8によれば、図8(b)に 50 p型MOSトランジスタP92, P93およびn型MO

SトランジスタN92、N93をさらに備えて構成たものである。ただし、インバータV91 \sim V94の入力閾値は標準値に設定されている。

【0059】<実施の形態9>以下、この発明の実施の形態9を説明する。前述の実施の形態6では、実施の形態1に係る遅延回路を用いてパルス発生回路を構成したが、この実施の形態9では、この形式の遅延回路に加えて、低Vtのトランジスタを用いることにより、パルス幅の電圧依存性がなく、しかも高速に動作するパルス発生回路を説明する。

【0060】図11に、この実施の形態9に係るパルス 発生回路の構成を示す。とのパルス発生回路は、遅延回 路D11、否定的論積ゲートG11、論理回路R11か ら構成される。遅延回路D11は、前述した図1(a) に示す実施の形態 1 に係る遅延回路と同様に構成された ものであって、p型MOSトランジスタP1101およ びn型MOSトランジスタN1101からなるインバー タV1101と、p型MOSトランジスタP1102か ちなるMOSキャパシタと、p型MOSトランジスタP 1103およびn型MOSトランジスタN1102から 20 なるインバータVlllOlと、n型MOSトランジスタ N1103からなるMOSキャパシタと、p型MOSト ランジスタP1104およびn型MOSトランジスタN 1104からなるインバータV1103と、p型MOS トランジスタP1105からなるMOSキャパシタとを 有する。

【0061】とこで、インバータV1101の入力部には入力信号SINが与えられる。p型MOSトランジスタP1102のゲートはインバータV1101の出力部に接続され、そのソース・ドレインは電源に接続される。また、インバータV1102の入力部は上述のインバータV1101の出力部に接続される。n型MOSトランジスタN1103のゲートはインバータV1102の出力部に接続され、そのソース・ドレインは接地される。さらに、インバータV1103の入力部は上述のインバータV1102の出力部に接続される。p型MOSトランジスタP1105のゲートはインバータV1103の出力部に接続される。p型MOSトランジスタP1105のゲートはインバータV1103の出力部に接続される。

【0062】否定的論理積ゲートG11は、出力ノード 40 Bと電源との間に並列接続されたp型MOSトランジスタP1106、P1107と、この出力ノードBと接地との間に直列接続されたn型MOSトランジスタN11 05、N1106から構成される。ここで、p型MOSトランジスタP1106とn型MOSトランジスタ11 05のゲートには入力信号SINが与えられ、p型MOSトランジスタP1107とn型MOSトランジスタ1 106のゲートには、上述の遅延回路D11の出力信号が与えられる。

【0063】論理回路R11は、インバータV110

4, V1105, V1106の3段のインバータチェーンからなる。ここで、インバータV1104は、p型MOSトランジスタP1108およびn型MOSトランジスタN1107からなり、インバータV1105は、p型MOSトランジスタP1109およびn型MOSトランジスタN1108からなり、インバータV1106は、p型MOSトランジスタP1110およびn型MOSトランジスタN1109からなる。この論理回路R11は、このバルス発生回路で生成されたバルス信号の出1が10分割を表したものであって、インバータチェーンに限定されない。

【0064】上述のパルス発生回路の構成において、n型MOSトランジスタN1101、N1104、N1105、N1108およびp型MOSトランジスタP1103、P1108、P1110のゲート関値電圧Vtは低く設定され、その他のトランジスタのゲート関値電圧は標準値に設定される。

【0065】以下、図12に示す波形図を参照しなが ち、この実施の形態9に係るパルス発生回路の動作を説明する。先ず、時刻 t01以前では、入力信号SINが しレベルにある。この状態では、遅延回路D11の出力 ノードAにはHレベルが現れ、否定的論理積ゲートG1 1の出力ノードBにもHレベルが現れており、出力信号 SOUTはLレベルになっている。時刻 t01において 入力信号SINがHレベルに変化すると、この入力信号 SINをゲートで受けるn型MOSトランジスタN11 05がオン状態になる。

【0066】 このとき、出力ノードAには、入力信号SINの変化がまだ現れておらず、それまでのHレベルが維持されているので、n型MOSトランジスタN1106はオン状態にある。従って、否定的論理積ゲートG11の出力ノードBは、n型MOSトランジスタN1105、N1106を介してLレベルに駆動される。論理回路R11は、出力ノードBに現れたLレベルを入力し、時刻t01から時間t5後に出力信号SOUTとしてHレベルが出力される。

【0067】次に、時刻t01から遅延回路D11の遅延時間を経た後、遅延回路D11から出力ノードAにLレベルが出力される。このLレベルを入力する否定的論理積ゲートG11は出力ノードBにHレベルを出力する。このHレベルを入力する論理回路R11は、時刻t02から時間tE後に出力信号SOUTとしてLレベルを出力する。

【0068】 ことで、出力信号SOUTがHレベルになってからLレベルに復帰するまでの時間は、遅延回路D11の遅延時間と否定的論理積ゲートG11の遅延時間と、論理回路G11の遅延時間の総和となるが、否定的論理ゲートG11と論理回路R11の遅延時間を、遅延回路D11の遅延時間に比較して十分小さく抑える。これにより、時刻t01において入力信号SINがHレベ

ルに変化することによって、遅延回路D11の遅延時間 に相当するパルス幅を有する出力信号SOUTが出力さ れることとなる。

19

【0069】ところで、このパルス発生回路によれば、入力信号SINがHレベルに変化した場合、低Vtのn型MOSトランジスタN1105、低Vtのn型MOSトランジスタP1108、低Vtのn型MOSトランジスタP110が順次オン状態に変化して、出力信号SOUTとしてHレベルが出力される。従って、時間tSが小さくなり、出力信号SOUTを高速に発生することができる。しかも、この出力信号SOUTのパルス幅は、電圧依存性が緩和された遅延回路D11の遅延時間が支配するので、その電圧依存性が小さくなる。

【0070】なお、図12において、点線で示す波形は、図11に示す構成において、全てのトランジスタのゲート関値電圧を標準値に設定した場合の特性を参考的に示したものである。との場合、出力信号SOUTがHレベルになるまでの時間が遅くなり、高速性が損なわれる。また、論理回路R11での遅延時間が増加するため、パルス幅の電源電圧依存性が高まる傾向を示すようになる。従って、図11に示すように、低Vtのトランジスタを組み合わせるととにより、高速性と安定性とを確保することができる。

【0071】図13に、このパルス発生回路の遅延時間 tpd(ts, tE)の電圧依存性を示す。同図において、実線は低Vtのトランジスタを用いた場合の特性を示し、点線は標準のVtのトランジスタのみを用いた場合の特性である。同図から理解されるように、時間tS および時間tEのいずれについても、低Vtのトランジスタを用いた場合の特性曲線の傾きがなだらかで、電源電圧依存性が小さくなっている。しかも、低Vtのトランジスタを用いた場合には、入力信号SINが変化してから出力信号SOUTが変化するまでの時間tSが一層小さくなっており、出力信号が高速に発生することが分かる。

【0072】<実施の形態10>以下、との発明の実施の形態10を説明する。上述の実施の形態9では、入力信号SINがHレベルに変化した場合にパルス信号を発生するパルス発生回路を構成したが、この実施の形態10では、入力信号SINとしてHレベルを入力した場合に入力信号SINを遅延させてタイミングを調整するタイミング調整回路について説明する。

【0073】図14に、この実施の形態10に係るタイミング調整回路の構成を示す。このタイミング調整回路は、遅延回路D14、否定的論積ゲートG14、論理回路R14から構成される。遅延回路D14は、p型MOSトランジスタP1401およびn型MOSトランジスタP1402からなるMOSキャパシタ

と、p型MOSトランジスタP1403およびn型MOSトランジスタN1402からなるインバータV1402と、n型MOSトランジスタN1403からなるMOSキャパシタとを有する。これらの接続関係は、上述の実施の形態9に係る遅延回路D11を同様である。

【0074】否定的論理積ゲートG14は、出力ノード Dと電源との間に並列接続されたp型MOSトランジスタP1404、P1405と、この出力ノードDと接地との間に直列接続されたn型MOSトランジスタN1404、N1405から構成される。ここで、p型MOSトランジスタP1405とn型MOSトランジスタ1404のゲートには入力信号SINが与えられ、p型MOSトランジスタP1404とn型MOSトランジスタ1405のゲートには、上述の遅延回路D14の出力信号が与えられる。

【0075】論理回路R14は、インバータV140 3, V1404, V1405の3段のインバータチェー ンからなる。ととで、インバータV1403は、p型M OSトランジスタP1406およびn型MOSトランジ スタN1406からなり、インパータV1404は、p 型MOSトランジスタP1407およびn型MOSトラ ンジスタN1407からなり、インバータV1405 は、p型MOSトランジスタP1408およびn型MO SトランジスタN1408からなる。この論理回路R1 4は、上述の実施の形態9に係る論理回路R11と同様 にパルス信号の出力状態を制御するための回路を象徴し たものであって、インバータチェーンに限定されない。 また、上述のタイミング調整回路の構成において、n型 MOSトランジスタN1401, N1405, N140 6, N1408およびp型MOSトランジスタP140 3. P1405, P1407のゲート閾値電圧Vtは低 く設定され、その他のトランジスタのゲート閾値電圧は 標準値に設定される。

【0076】以下、図15に示す波形図を参照しながら、この実施の形態10に係るタイミング調整回路の動作を説明する。時刻 t 11以前では、入力信号SINがHレベルにある。この状態では、遅延回路D14の出力ノードCにはHレベルが現れ、否定的論理積ゲートG14の出力ノードDにはLレベルが現れており、出力信号SOUTはHレベルになっている。時刻 t 11において入力信号SINがLレベルに変化すると、この入力信号SINをゲートで受けるp型MOSトランジスタN1405がオン状態になり、出力ノードDにHレベルが現れる。このHレベルを入力する論理回路R14は、時刻 t 11から時間 t S後に出力信号SOUTとしてLレベルを出力する。

【0077】次に、時刻t11から遅延回路D14の遅延時間を経た後、遅延回路D14から出力ノードCにLレベルが出力される。このLレベルを入力する否定的論50 理積ゲートG14のp型MOSトランジスタP1404

がオン状態となるが、既にp型MOSトランジスタP1405がオン状態にあるので、出力ノードの信号レベルはHレベルに維持される。従って、遅延回路D14の出力ノードCにLレベルが現れたとしても、出力信号SOUTは変化しない。

【0078】次に、時刻t12において入力信号SINがHレベルに変化すると、これをゲートで受けるn型MOSトランジスタN1404がオン状態となる。しかし、このとき、遅延回路D14の出力ノードCにはLレベルが現れているので、これをゲートで受けるn型MO10SトランジスタN1405がオフ状態にある。従って、出力ノードDはHレベルを維持する。

[0079]次に、時刻t12から遅延回路D14の遅延時間を経た後、遅延回路D14から出力ノードCにHレベルが出力される。このHレベルをゲートで受けるn型MOSトランジスタN1405はオン状態となる。このとき、n型MOSトランジスタN1404は既にオン状態にあるので、出力ノードDはn型MOSトランジスタN1404、N1405を介してLレベルに駆動される。このLレベルを入力する論理回路R14は、時刻t2012から時間tE後に出力信号SOUTとしてHレベルを出力する。

【0080】ととで、入力信号SINがHレベルに変化してから出力信号SOUTがHレベルに変化するまでの時間は、遅延回路D14の遅延時間と否定的論理積ゲートG14の遅延時間と、論理回路R14の遅延時間を、遅延回路D14の遅延時間に比較して十分小さく抑える。これにより、時刻t12において入力信号SINがHレベルに変化してから出力信号SOUT 30がHレベルに変化するまでの時間tEは、電源電圧依存性の小さな遅延回路D14の遅延時間に支配される。従って、時間tEの電源電圧依存性が小さくなる。

【0081】また、入力信号SINが時刻t11でLレベルに変化した場合、低Vtのp型MOSトランジスタP1405、低Vtのn型MOSトランジスタN1406、低Vtのp型MOSトランジスタP1407、低Vtのn型MOSトランジスタN1408が順次オン状態に変化して、出力信号SOUTとしてLレベルが出力される。従って、時間tSが小さくなり、出力信号SOUTを高速に発生するととができる。

[0082]なお、図15において、点線で示す波形は、図14に示す構成において、全てのトランジスタのゲート関値電圧を標準値に設定した場合の特性を参考的に示したものである。この場合、出力信号SOUTがLレベルになるまでの時間 t Sが遅くなり、高速性が損なわれる。また、論理回路R 14での遅延時間が増加するため、パルス幅の電源電圧依存性が高まる傾向を示すようになる。従って、図14に示すように、低V t のトランジスタを組み合わせることにより、高速性と安定性と

を確保することができる。

【0083】以上、この発明の実施の形態を説明したが、この発明は、これらの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。例えば、上述の実施の形態9では、入力信号SINがHレベルに変化した場合にバルス信号を発生するものとしたが、Lレベルに変化した場合にバルス信号を発生するようにしてもよい。また、上述の実施の形態10では、入力信号がHレベルに変化した場合にこの入力信号を遅らせるものとしたが、Lレベルに変化した場合に遅らせるようにしてもよい。さらに、遅延回路の出力信号を縮退させるためのゲート回路を設け、例えばスタンバイモードにおいては回路を非活化するものとしてもよい。

[0084]

【発明の効果】との発明によれば、以下の効果を得ることができる。すなわち、ロウレベル及びハイレベルの論理レベルを有する論理信号を遅延させる遅延回路において、前記論理信号の論理レベルがロウレベルの場合とハイレベルの場合とで遅延時間が異なる遅延特性を有し、前記ロウレベル及びハイレベルの論理レベルのうち、遅延時間が短い方の論理レベルを遅延対象とする遅延系を備えたので、電源電圧が低下しても遅延時間が過剰に増加せず、遅延時間の増加を抑制することが可能となる。【図面の簡単な説明】

【図1】 この発明の実施の形態1にかかる遅延回路の 構成を示す回路図である。

[図2] この発明の実施の形態2にかかる遅延回路の 構成を示す回路図である。

[図3] との発明の実施の形態3にかかる遅延回路の 構成を示す回路図である。

【図4】 この発明の実施の形態4にかかる遅延回路の 構成を示す回路図である。

【図5】 との発明の実施の形態5にかかる遅延回路の構成を示す回路図である。

【図6】 この発明の実施の形態6にかかる遅延回路の 構成を示す回路図である。

【図7】 との発明の実施の形態7にかかる遅延回路の 構成を示す回路図である。

40 【図8】 この発明の実施の形態8にかかる遅延回路を 説明するための回路図である。

【図9】 この発明の実施の形態8にかかる遅延回路の変形例を示す回路図である。

【図10】 この発明の実施の形態8にかかる遅延回路の他の変形例を示す回路図である。

【図 1 1 】 との発明の実施の形態9にかかるバルス発生回路の構成を示す回路図である。

【図12】 この発明の実施の形態9にかかるパルス発生回路の動作を説明するための波形図である。

【図13】 この発明の実施の形態9にかかるパルス発

生回路の電源電圧依存性を説明するための特性図である。

【図14】 との発明の実施の形態10にかかるタイミング調整回路の構成を示す回路図である。

【図15】 との発明の実施の形態10にかかるタイミング調整回路の動作を説明するための波形図である。

【図16】 従来技術にかかる遅延回路の構成例を示す 回路図である。

【図17】 遅延回路と共に半導体装置に搭載される論理回路系の一例を示す回路図である。

【図18】 遅延回路と論理回路系との電源電圧依存性の違いを説明するための特性図である。

【符号の説明】

V11~V14, V41, V42, V44, V46, V 51:インバータ

V71, V72, V81, V82, V91~V94:インパータ

V1101~V1106, V1401~V1405:インバータ

V43, V45:否定的論理和ゲート

【図1】

(a)

SIN V13 V13 SOUT V14 N12

SIN V112 V13 V14 SOUT

* V 6 1, V 6 3: 論理積ゲート

V62:否定的論理積ゲート

D51, D52, D53, D54, D61, D62:遅延系

D11, D14:遅延回路

G11, G14: 否定的論理積ゲート

N11, N12, N21, N22, N31, N32: n 型MOSトランジスタ

N41、N42、N51、N52:n型MOSトランジ スタ

N73, N91~N93:n型MOSトランジスタ N1101~N1109, N1401~N1408:n 型MOSトランジスタ

P1101~P1110, P1401~P1408: p型MOSトランジスタ


P11, P12, P21, P22, P31, P32:p型MOSトランジスタ

P51、P52、P72、P91~P93:p型MOS トランジスタ

*20 R11, R14: 論理回路


[図2]


(a)




(b)


[図3]











[図8]





















[図11]











【図14】



[図15]



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER: ____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.